(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6137621号

(P6137621)

(45) 発行日 平成29年5月31日(2017.5.31)

(24) 登録日 平成29年5月12日 (2017.5.12)

(51) Int.Cl.			FΙ		
HO1L	21/338	(2006.01)	HO1L	29/80	Н
HO1L	29/812	(2006.01)	HO1L	29/78	301B
HO1L	29/778	(2006.01)			
HO1L	21/336	(2006.01)			
H01L	29/78	(2006.01)			

請求項の数 6 (全 20 頁)

(21) 出願番号	特願2014-20635 (P2014-20635)	(73)特許権者	f 000003207	
(22) 出願日	平成26年2月5日(2014.2.5)		トヨタ自動車株式会社	
(65) 公開番号	特開2015-149359 (P2015-149359A)		愛知県豊田市トヨタ町1番地	
(43) 公開日	平成27年8月20日 (2015.8.20)	(73)特許権者	f 592032636	
審査請求日	平成28年5月11日 (2016.5.11)		学校法人トヨタ学園	
			愛知県名古屋市天白区久方2丁目12番地	
			1	
		(74)代理人	110000110	
		特許業務法人快友国際特許事務所		
		(72)発明者	櫛田知義	
			愛知県豊田市トヨタ町1番地 トヨタ自動	
			車株式会社内	
		(72)発明者	富田 英幹	
			愛知県豊田市トヨタ町1番地 トヨタ自動	
			車株式会社内	
			最終頁に続く	

(54) 【発明の名称】化合物半導体FET

(57)【特許請求の範囲】

【請求項1】

化合物半導体FETであって、

半導体基板と、ソース電極と、ゲート電極と、ドレイン電極と、バックゲート電極を有 しており、

前記半導体基板内には、

二次元電子ガスと二次元ホールガスのいずれか一方である深部キャリアガス層と、

二次元電子ガスと二次元ホールガスのいずれか他方であり、前記深部キャリアガス層よ りも前記半導体基板の表面側であって前記深部キャリアガス層と対向する位置に配置され

ている表面側キャリアガス層、

が存在しており、

前記ソース電極と前記ゲート電極と前記ドレイン電極は、前記半導体基板の前記表面に、直接、または他の層を介して接続されており、

前記バックゲート電極は、前記深部キャリアガス層と導通しており、

前記表面側キャリアガス層と前記深部キャリアガス層の間の間隔が、前記ゲート電極と 前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少 なくとも一部において、前記ゲート電極と対向する領域よりも広い化合物半導体 FET。 【請求項2】

前記深部キャリアガス層のキャリア濃度が、前記ゲート電極と前記ドレイン電極の間の 領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、

20

前記ゲート電極と対向する領域よりも低い請求項1の化合物半導体FET。

【請求項3】

化合物半導体FETであって、

第1半導体層と、

前記第1半導体層上に積層されており、前記第1半導体層よりバンドギャップが狭い第 2半導体層と、

前記第2半導体層上に積層されており、前記第2半導体層よりバンドギャップが広い第 3半導体層と、

前記第3半導体層の表面に、直接、または他の層を介して形成されているソース電極、 ゲート電極、及びドレイン電極と、

10

前記第1半導体層と前記第2半導体層の境界の第1ヘテロ接合と導通しているバックゲート電極、

を有しており、

前記第2半導体層と前記第3半導体層の境界が第2ヘテロ接合を構成しており、

前記第1ヘテロ接合と前記第2ヘテロ接合の間の間隔が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも広い化合物半導体FET。

【請求項4】

前記第1半導体層の厚みが、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極 ²⁰と対向する領域よりも薄い請求項3の化合物半導体FET。

【請求項5】

前記第1半導体層内に、前記第1ヘテロ接合に沿って、高ドーパント領域が形成されており、

前記高ドーパント領域では、その下側の前記第1半導体層よりもドーパント濃度が高く

前記高ドーパント領域内のドーパント濃度が、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において

、前記ゲート電極と対向する領域よりも低い<u>請求項3または4</u>の化合物半導体FET。

【請求項6】

化合物半導体FETであって、

第1半導体層と、

前記第1半導体層上に積層されており、前記第1半導体層よりバンドギャップが狭い第 2半導体層と、

前記第2半導体層上に積層されており、前記第2半導体層よりバンドギャップが広い第 3半導体層と、

前記第3半導体層の表面に、直接、または他の層を介して形成されているソース電極、 ゲート電極、及びドレイン電極と、

前記第1半導体層と前記第2半導体層の境界の第1ヘテロ接合と導通しているバックゲート電極、

を有しており、

前記第2半導体層と前記第3半導体層の境界が第2ヘテロ接合を構成しており、 前記第1半導体層と前記第2半導体層が前記ソース電極の下部から前記ドレイン電極の 下部まで伸びていることで、前記第1ヘテロ接合が前記ソース電極の下部から前記ドレイ

ン電極の下部まで伸びており、

前記第1半導体層の厚みが、前記ゲート電極と前記ドレイン電極の間の領域及び前記ゲート電極と前記ソース電極の間の領域のうちの少なくとも一部において、前記ゲート電極と対向する領域よりも薄い化合物半導体FET。 【発明の詳細な説明】

【技術分野】

40

[0001]

本明細書が開示する技術は、化合物半導体FETに関し、より典型的にはHEMTに関する。

【背景技術】

[0002]

特許文献1には、ヘテロ接合部に形成されるキャリアガスをチャネルとして用いる化合物半導体FETが開示されている。化合物半導体FETによれば、高速かつ低損失のスイッチング素子が実現される。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2008-135575号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

ー般に、化合物半導体FETのゲート閾値電圧(すなわち、化合物半導体FETをオン させるために最低限必要なゲート電圧)は低い。化合物半導体FETを安定して動作させ るためには、ゲート閾値電圧を上昇させることが望ましい。化合物半導体FETの電流経 路である二次元電子ガスまたは二次元ホールガスの濃度を低下させることで、化合物半導 体FETのゲート閾値電圧を上昇させることができる。しかしながら、このようにゲート 閾値電圧を上昇させると、化合物半導体FETのオン電圧が上昇してしまう。

【課題を解決するための手段】

[0005]

本明細書が開示する第1の化合物半導体FETは、半導体基板と、ソース電極と、ゲー ト電極と、ドレイン電極と、バックゲート電極を有している。半導体基板内には、二次元 電子ガスと二次元ホールガスのいずれか一方である深部キャリアガス層と、二次元電子ガ スと二次元ホールガスのいずれか他方であり、深部キャリアガス層よりも半導体基板の表 面側であって深部キャリアガス層と対向する位置に配置されている表面側キャリアガス層 が存在している。ソース電極とゲート電極とドレイン電極は、半導体基板の前記表面に、 直接、または他の層を介して接続されている。バックゲート電極は、深部キャリアガス層 と導通している。表面側キャリアガス層のキャリア濃度は、ゲート電極とドレイン電極の 間の領域及びゲート電極とソース電極の間の領域のうちの少なくとも一部において、ゲー ト電極と対向する領域よりも高い。

[0006]

なお、上記の「半導体基板の表面側」は、ソース電極、ゲート電極及びドレイン電極が 形成されている表面に近い側を意味する。上記の「深部キャリアガス層と対向する位置」 は、半導体基板を厚み方向に沿って見たときに深部キャリアガス層と重なる位置を意味す る。上記の「ゲート電極とドレイン電極の間の領域」は、半導体基板を厚み方向に沿って 見たときに、ゲート電極とドレイン電極の間に位置する領域を意味する。上記の「ゲート 電極とソース電極の間の領域」は、半導体基板を厚み方向に沿って見たときに、ゲート電 極とソース電極の間に位置する領域を意味する。上記の「ゲート電極と対向する領域」は 、半導体基板を厚み方向に沿って見たときにゲート電極と重なる領域を意味する。

【0007】

なお、本明細書において、ソース電極とゲート電極とドレイン電極は、これらのうちの いずれかが半導体基板の表面に直接接続されており、残りが他の層を介して半導体基板の 表面に接続されていてもよい。また、各電極と半導体基板の間に他の層が介在する場合は 、介在する各層は互いに異なる層であってもよい。

[0008]

また、本明細書において、「ゲート電極とドレイン電極の間の領域」とは、半導体基板 をその厚み方向に平面視した場合において、ゲート電極とドレイン電極の間に存在する領

10

20



域を意味する。また、「ゲート電極とソース電極の間の領域」とは、半導体基板をその厚 み方向に平面視した場合において、ゲート電極とソース電極の間に存在する領域を意味す る。また、「ゲート電極と対向する領域」とは、半導体基板をその厚み方向に平面視した 場合において、ゲート電極と重なる領域を意味する。

【0009】

この化合物半導体FETでは、表面側キャリアガス層が主電流経路となる。この化合物 半導体FETでは、表面側キャリアガス層のキャリア濃度が、ゲート電極と対向する領域 で低く、その他の領域の少なくとも一部で高い。ゲート電極と対向する領域で表面側キャ リアガス層のキャリア濃度が低いので、この化合物半導体FETはゲート閾値電圧が高い 。その一方で、その他の領域の少なくとも一部では表面側キャリアガス層のキャリア濃度 が高くなっており、これによって電流経路の高移動度が実現される。したがって、この化 合物半導体FETはオン電圧が低い。すなわち、この化合物半導体FETによれば、高い ゲート閾値電圧と低いオン電圧を両立させることができる。さらに、この化合物半導体F ETでは、バックゲート電極が深部キャリアガス層と導通している。したがって、バック ゲート電極の電位によって、深部キャリアガス層に対向する表面側キャリアガス層 のキャリア濃度が低下する。したがって、この化合物半導体FETでは、バックゲート電極

【0010】

本願明細書が開示する第2の化合物半導体FETは、半導体基板と、ソース電極と、ゲ 20 ート電極と、ドレイン電極と、バックゲート電極を有している。半導体基板内には、二次 元電子ガスと二次元ホールガスのいずれか一方である深部キャリアガス層と、二次元電子 ガスと二次元ホールガスのいずれか他方であり、深部キャリアガス層よりも半導体基板の 表面側であって深部キャリアガス層と対向する位置に配置されている表面側キャリアガス 層が存在している。ソース電極とゲート電極とドレイン電極は、半導体基板の前記表面に 、直接、または他の層を介して接続されている。バックゲート電極は、深部キャリアガス 層と導通している。表面側キャリアガス層と深部キャリアガス層の間の間隔は、ゲート電 極とドレイン電極の間の領域及びゲート電極とソース電極の間の領域のうちの少なくとも 一部において、ゲート電極と対向する領域よりも広い。

【0011】

この化合物半導体FETでは、表面側キャリアガス層が主電流経路となる。この化合物 半導体FETでは、ゲート電極と対向する領域では表面側キャリアガス層と深部キャリア ガス層の間の間隔が狭く、その他の領域の少なくとも一部で表面側キャリアガス層と深部 キャリアガス層の間の間隔が広い。表面側キャリアガス層と深部キャリアガス層の間隔が 狭いと、表面側キャリアガス層におけるキャリア濃度が低くなる。すなわち、この化合物 半導体FETでは、ゲート電極と対向する領域では前記間隔が狭くなっていることで表面 側キャリアガス層のキャリア濃度が低くなっており、これによって、高いゲート閾値電圧 が実現されている。その一方で、その他の領域の少なくとも一部では、前記間隔が広くな っていることで表面側キャリアガス層のキャリア濃度が高くなっており、これによって、 電流経路の高移動度が実現されている。したがって、この化合物半導体FETは、オン電 圧が低い。すなわち、この化合物半導体FETによれば、高いゲート閾値電圧と低いオン 電圧を両立させることができる。さらに、この化合物半導体FETでは、バックゲート電 極の電位(すなわち、深部キャリアガス層の電位)を制御することによって、ゲート閾値 電圧を制御することができる。

[0012]

上述した第2の化合物半導体FETでは、深部キャリアガス層のキャリア濃度が、ゲート電極とドレイン電極の間の領域及びゲート電極とソース電極の間の領域のうちの少なくとも一部において、ゲート電極と対向する領域よりも低くてもよい。

【0013】

この化合物半導体FETでは、ゲート電極と対向する領域では深部キャリアガス層のキ 50

30

40

ャリア濃度が高く、その他の領域の少なくとも一部で深部キャリアガス層のキャリア濃度 が低い。深部キャリアガス層のキャリア濃度が高い領域では、表面側キャリアガス層のキ ャリア濃度が低くなる。すなわち、この化合物半導体 F E T では、ゲート電極と対向する 領域では深部キャリアガス層のキャリア濃度が高くなっていることで表面側キャリアガス 層のキャリア濃度が低くなっており、これによって、より高いゲート閾値電圧が実現され る。その一方で、その他の領域の少なくとも一部では、深部キャリアガス層のキャリア濃 度が低くなっていることで表面側キャリアガス層のキャリア濃度が高くなっており、これ によって、電流経路のより低い抵抗(すなわち、より低いオン電圧)が実現される。 【0014】

(5)

また、表面側キャリアガス層と深部キャリアガス層の間の間隔にかかわらず、深部キャ 10 リアガス層のキャリア濃度をゲート電極と対向する領域で高くしてもよい。

【0015】

上述したいずれかの化合物半導体 FETにおいては、ゲート電極と対向する領域において、深部キャリアガス層のキャリア濃度が、表面側キャリアガス層のキャリア濃度よりも 高くてもよい。

[0016]

バックゲート電極の電位を低下させていくと、表面側キャリアガス層のキャリア濃度と 共に、深部キャリアガス層のキャリア濃度も低下する。深部キャリアガス層のキャリア濃 度が略ゼロになると、深部キャリアガス層の抵抗が高くなるため、それ以上深部キャリア ガス層全体の電位を引き下げることができなくなる。上記のように、ゲート電極と対向す る領域において、深部キャリアガス層のキャリア濃度が表面側キャリアガス層のキャリア 濃度よりも高いと、バックゲート電極の電位を低下させていく場合に、ゲート電極と対向 する位置において、表面側キャリアガス層のキャリア濃度が深部側ガス層のキャリア濃度 よりも先に略ゼロとなる。すなわち、この構成によれば、バックゲート電極の電位を調節 することで、ゲート電圧を印加しないときの表面側キャリアガス層のキャリア濃度を略ゼ ロとすることができる。これによって、化合物半導体FETのノーマリオフを実現するこ とができる。

【0017】

上述したいずれかの化合物半導体 FETにおいて、ソース電極とバックゲート電極が導 通していてもよい。

【0018】

このような構成によれば、ソース電極とバックゲート電極を共通化できるので、より容易に化合物半導体FETを製造することが可能となる。

【0019】

また、本願明細書が開示する第3の化合物半導体FETは、第1半導体層と、第2半導体層と、第3半導体層と、ソース電極と、ゲート電極と、ドレイン電極と、バックゲート 電極を有する。第2半導体層は、第1半導体層上に積層されており、第1半導体層よりバ ンドギャップが狭い。第3半導体層は、第2半導体層上に積層されており、第2半導体層 よりバンドギャップが広い。ソース電極、ゲート電極、及びドレイン電極は、第3半導体 層の表面に、直接、または他の層を介して形成されている。バックゲート電極は、第1半 導体層と第2半導体層の境界の第1ヘテロ接合と導通している。第2半導体層と第3半導 体層の境界が第2ヘテロ接合を構成している。第1ヘテロ接合と第2ヘテロ接合の間の間 隔が、ゲート電極とドレイン電極の間の領域及びゲート電極とソース電極の間の領域のう ちの少なくとも一部において、ゲート電極と対向する領域よりも広い。

【0020】

第3の化合物半導体FETでは、第1半導体層と第2半導体層の間の第1ヘテロ接合に 、二次元ホールガスが形成され、第2半導体層と第3半導体層の間の第2ヘテロ接合に、 二次元電子ガスが形成される。すなわち、二次元ホールガスが深部キャリアガス層に相当 し、二次元電子ガスが表面側キャリアガス層に相当する。第1ヘテロ接合と第2ヘテロ接 合の間の間隔が、ゲート電極と対向する領域で狭く、その外側の少なくとも一部の領域で 30

20

広い。これによって、ゲート電極と対向する領域で二次元電子ガスのキャリア濃度が低く なっており、その他の領域の少なくとも一部で二次元電子ガスのキャリア濃度が高くなっ ている。したがって、この化合物半導体FETによれば、高いゲート閾値電圧と低いオン 電圧を両立させることができる。さらに、この化合物半導体FETでは、バックゲート電 極の電位を制御することで、ゲート閾値電圧を調節することができる。

[0021]

また、第1ヘテロ接合と第2ヘテロ接合の位置、各部のキャリア濃度等を制御すること で、第3の化合物半導体FETでも、第1及び第2の化合物半導体FETと同様の利点を 得ることができる。

【図面の簡単な説明】

[0022]

【図1】実施例1のHEMT10の縦断面図。

【図2】バックゲート電圧未印加時の図1のA-A線におけるバンドギャップ図。

【図3】バックゲート電圧印加時の図1のA-A線におけるバンドギャップ図。

【図4】実施例2のHEMT200の縦断面図。

【図5】実施例3のHEMT300の縦断面図。

【図6】実施例4のHEMT400の縦断面図。

【図7】実施例5のHEMT500の縦断面図。

【図8】実施例6のHEMT600の縦断面図。

【図9】実施例7のHEMT700の縦断面図。

【図10】実施例8のHEMT800の縦断面図。

【発明を実施するための形態】

[0023]

最初に、以下に説明する実施例の特徴を列記する。なお、ここに列記する特徴は、何れ も独立して有効なものである。

[0024]

(特徴1)表面側キャリアガス層が二次元電子ガスである場合には、表面側キャリアガス 層のキャリア濃度Neは、以下の数式により算出することができる。 【数1】

30

40

$$Ne = \frac{\varepsilon_2}{\varepsilon_1} Nd - \frac{\varepsilon_2}{e} \left(\frac{\frac{1}{2} Eg_1 - \Delta Ec_1}{Wt} \right) - \frac{\varepsilon_2}{e} \left(\frac{Eg_2 - Va}{Wc} \right)$$

上記数1において、Egュは表面側キャリアガス層(二次元電子ガス)が形成されてい るヘテロ接合を構成する2つの層のうちの広いバンドギャップを有する第1層(例えば、 A 1 G a A s)のバンドギャップエネルギーである。 E g っは前記 2 つの層のうちの狭い バンドギャップを有する第2層(例えば、GaAs)のバンドギャップエネルギーである 1 は第1層の誘電率である。 。は第2層の誘電率である。Wtは第1層の厚みであ る。Wcは第2層の厚みである。 Ec┐は前記ヘテロ接合における伝導帯側のバンドオ フセットである。Ndは、前記ヘテロ接合に沿ってプラス電荷が存在する領域(すなわち 、変調ドープまたは分極により形成されたプラス電荷が存在する領域)におけるプラス電 荷の空間電荷濃度である。 Vaは、深部キャリアガス層(二次元ホールガス)の電位であ る。 e は電気素量(1.602×10⁻¹⁹クーロン)である。また、この場合において 、深部キャリアガス層(二次元ホールガス)のキャリア濃度Nhは、以下の数式により算 出することができる。

10

$$Nh = \frac{\varepsilon_2}{\varepsilon_3} Na - \frac{\varepsilon_2}{e} \left(\frac{\frac{1}{2}Eg_3 - \Delta Ev_2}{Wb} \right) - \frac{\varepsilon_2}{e} \left(\frac{Eg_2 - Va}{Wc} \right)$$

上記数2において、Eg3は深部キャリアガス層(二次元ホールガス)が形成されているヘテロ接合を構成する2つの層のうちの広いバンドギャップを有する第3層(例えば、A1GaAs)のバンドギャップエネルギーである。Eg2は前記2つの層のうちの狭いバンドギャップを有する第2層(例えば、GaAs)のバンドギャップエネルギーである。 a は第3層の誘電率である。2 は第2層の誘電率である。Wbは第3層の厚みである。Wcは第2層の厚みである。Ev2は前記ヘテロ接合における価電子体側のバンドオフセットである。Naは、前記ヘテロ接合に沿ってマイナス電荷が存在する領域(すなわち、変調ドープまたは分極により形成されたマイナス電荷が存在する領域)におけるマイナス電荷の空間電荷濃度である。Vaは、深部キャリアガス層(二次元ホールガス)の電位である。eは電気素量(1.602×10-19クーロン)である。(特徴2)表面側キャリアガス層が二次元ホールガスである場合には、表面側キャリアガス層のキャリア濃度Nhは、以下の数式により算出することができる。

$$Nh = \frac{\varepsilon_2}{\varepsilon_1} Na - \frac{\varepsilon_2}{e} \left(\frac{\frac{1}{2} E g_1 - \Delta E v_1}{W t} \right) - \frac{\varepsilon_2}{e} \left(\frac{E g_2 + Va}{W c} \right)$$

上記数3において、Eg」は表面側キャリアガス層(二次元ホールガス)が形成されて いるヘテロ接合を構成する2つの層のうちの広いバンドギャップを有する第1層(例えば 、A1GaAs)のバンドギャップエネルギーである。Eg2は前記2つの層のうちの狭 いバンドギャップを有する第2層(例えば、GaAs)のバンドギャップエネルギーであ る。1は第1層の誘電率である。2は第2層の誘電率である。Wtは第1層の厚みで ある。Wcは第2層の厚みである。Ev1は前記ヘテロ接合における価電子帯側のバン ドオフセットである。Naは、前記ヘテロ接合に沿ってマイナス電荷が存在する領域(す なわち、変調ドープまたは分極により形成されたマイナス電荷が存在する領域)における マイナス電荷の空間電荷濃度である。Vaは、深部キャリアガス層(二次元電子ガス)の 電位である。eは電気素量(1.602×10-19クーロン)である。また、この場合 において、深部キャリアガス層(二次元電子ガス)のキャリア濃度Neは、以下の数式に より算出することができる。

【数4】

$$Ne = \frac{\varepsilon_2}{\varepsilon_3}Nd - \frac{\varepsilon_2}{e} \left(\frac{\frac{1}{2}Eg_3 - \Delta Ec_2}{Wb}\right) - \frac{\varepsilon_2}{e} \left(\frac{Eg_2 + Va}{Wc}\right)$$

上記数4において、Eg3は深部キャリアガス層(二次元電子ガス)が形成されている ヘテロ接合を構成する2つの層のうちの広いバンドギャップを有する第3層(例えば、A 1GaAs)のバンドギャップエネルギーである。Eg2は前記2つの層のうちの狭いバ ンドギャップを有する第2層(例えば、GaAs)のバンドギャップエネルギーである。 3は第3層の誘電率である。2は第2層の誘電率である。Wbは第3層の厚みである 。Wcは第2層の厚みである。Ec2は前記ヘテロ接合における伝導帯側のバンドオフ セットである。Ndは、前記ヘテロ接合に沿ってプラス電荷が存在する領域(すなわち、 変調ドープまたは分極により形成されたプラス電荷が存在する領域)におけるプラス電荷 10

20

30

(8)

(特徴3)深部キャリアガス層のキャリア濃度が、いずれの位置においても、対向する位 置の表面側キャリアガス層のキャリア濃度よりも高い。

(特徴4)深部キャリアガス及び表面側キャリアガスが形成されるヘテロ接合は、バンド ギャップが相違する2つの半導体層を積層することによって形成されている。バンドギャ ップの相違する半導体層の組み合わせを例示すると、特に限定されないが、2種類以上の 相違する結晶材料、同位体材料、結晶構造材料の組み合わせを挙げることができる。より 具体的には、結晶材料の組み合わせとしては、例えば、A1GaNとGaN、A1GaA sとGaAs、または、InAlGaAsPとInGaP等のようにIII族原子とV族 原子をそれぞれ1種類以上含むIII-V族半導体化合物の組み合わせを採用することが できる。また、別の結晶材料の組み合わせとして、例えば、ZnMgOとZnO等のよう にII族原子とVI族原子をそれぞれ1種類以上含むII-VI族半導体化合物の組み合 わせ、SiGeCとSiGeSiとGe等のようにIV族原子を1種類以上含み、互いに 組成比が相違するIV族半導体化合物の組み合わせ、CZTS等のII-IV-VI族半 導体化合物等を挙げることができる。なお、上記の化合物の表記においては、組成比を表 すサフィックスは省略されており、適宜好ましい組成比の化合物を用いることができる。 また、同位体材料の組み合わせとしては、例えば、¹³Cと¹²C、²⁸Siと²⁹Si と³⁰Siを挙げることができる。また、結晶構造材料の組み合わせとしては、例えば、 ウルツ鉱構造のGaNと閃亜鉛構造のGaN、単結晶のGaNと多結晶のGaNを挙げる ことができる。バンドギャップの相違する半導体層の組み合わせとしてとして好ましいも のを挙げると、バンドギャップ差が大きく、格子定数差が小さい組み合わせや、バンドギ ャップ差が大きく、自発分極係数及びピエゾ分極係数が大きい組み合わせが好ましい。ま た、それぞれの半導体層が、高熱伝導度、高移動度、高飽和速度及び低欠陥密度の特性を 有していることが好ましい。さらに、A1GaNとGaNの組み合わせ等の、バンドギャ ップ差が大きく、格子定数差が小さく、かつ、自発分極係数及びピエゾ分極定数が大きい 組み合わせは、特に好ましい。なお、該組み合わせ(すなわち、A1GaNとGaNの組 み合わせ等)の場合は、分極効果によって、下記実施例中の高ドーパント層24b、28 bがなくても二次元ホールガス25b、二次元電子ガス27bが形成される。

【実施例1】

【0025】

図1に示す実施例1のHEMT10は、半導体基板20と、ソース電極42と、ゲート 電極44と、ドレイン電極46と、バックゲート電極48を有している。なお、図1では 、図の見易さを考慮して、一部の半導体層のハッチングを省略している。

【0026】

半導体基板20は、GaAs基板22と、AlGaAs層24と、GaAs層26と、 AlGaAs層28を有している。

[0027]

G a A s 基板 2 2 は、絶縁性であり、平坦な下面を有している。 G a A s 基板 2 2 の上面には、段差 2 2 a が形成されている。

【0028】

A1GaAs層24は、GaAs基板22上に形成されている。A1GaAs層24は、GaAs基板22の上面の形状に沿って、略一定の厚さに形成されている。したがって、A1GaAs層24の上面には、段差24dが形成されている。A1GaAs層24は、下層24a、高ドーパント層24b、及び、上層24cを有する。下層24aは、i型のA1GaAsにより構成されており、GaAs基板22の上面に形成されている。高ドーパント層24bは、BeがドープされたA1GaAsにより構成されており、下層24 a上に形成されている。上層24cは、i型のA1GaAsにより構成されており、下層24 a上に形成されている。下層24aは、i型のA1GaAsにより構成されており、高ドーパント層24b上に形成されている。下層24a及び上層24cはi型であるので、高ドーパント層24b内のドーパント濃度は下層24a及び上層24cよりも高い。 10

20



[0029]

G a A s 層 2 6 は、A 1 G a A s 層 2 4 上に形成されている。G a A s 層 2 6 は、後述 する p 型拡散領域 2 6 aを除いて、 i 型のG a A s により構成されている。G a A s 層 2 6 のエネルギーバンドギャップは、A 1 G a A s 層 2 4 のエネルギーバンドギャップより も小さい。したがって、G a A s 層 2 6 と A 1 G a A s 層 2 4 との接合部 2 5 a は、ヘテ 口接合となっている。A 1 G a A s 層 2 4 の上面が段差 2 4 d を有するので、ヘテロ接合 2 5 a は段差 2 4 d に沿って伸びている。ヘテロ接合 2 5 a 近傍のG a A s 層 2 6 には、 ヘテロ接合 2 5 a に沿って、二次元ホールガス 2 5 b (以下、 2 D H G 2 5 b という)が 形成されている。なお、2 D H G 2 5 b の厚みは極めて薄いため、実質的には 2 D H G 2 5 b の位置はヘテロ接合 2 5 a の位置と一致する。G a A s 層 2 6 の上面は、略平坦であ る。したがって、図 1 において、段差 2 4 d よりも左側の領域 3 0 におけるG a A s 層 2 6 の厚みは、段差 2 4 d よりも右側の領域 3 2 におけるG a A s 層 2 6 の厚みよりも薄い

【0030】

AlGaAs層28は、GaAs層26上に形成されている。AlGaAs層28のエ ネルギーバンドギャップは、GaAs層26のエネルギーバンドギャップよりも大きい。 したがって、GaAs層26とA1GaAs層28との接合部27aは、ヘテロ接合とな っている。ヘテロ接合27a近傍のGaAs層26には、ヘテロ接合27aに沿って、二 次元電子ガス27b(以下、2DEGという)が形成されている。なお、2DEG27b の厚みは極めて薄いため、実質的には2DEG27bの位置はヘテロ接合27aの位置と -致する。2DEG27b内の電子の濃度(以下、2DEG27bの濃度という)は、何 れの位置の2DHG25b内のホールの濃度(以下、2DHG25bの濃度という)より も低い。A1GaAs層28は、略一定の厚さを有する。A1GaAs層28は、下層2 8 a、高ドーパント層28b、及び、上層28cを有する。下層28aは、i型のA1G a A s により構成されており、 G a A s 層 2 6 の上面に形成されている。高ドーパント層 28bは、CがドープされたAlGaAsにより構成されており、下層28a上に形成さ れている。上層28cは、i型のA1GaAsにより構成されており、高ドーパント層2 8 b 上に形成されている。下層 2 8 a 及び上層 2 8 c は i 型であるので、高ドーパント層 28b内のドーパント濃度は下層28a及び上層28cよりも高い。また、上層28c内 には、 n 型のドーパントを拡散させることで形成されたソース領域 2 8 d 及びドレイン領 域 2 8 e が形成されている。ソース領域 2 8 d は、領域 3 0 内の上層 2 8 c の上面に露出 する範囲に部分的に形成されている。ドレイン領域28eは、領域32内の上層28cの 上面に露出する範囲に部分的に形成されている。

【0031】

ソース電極42、ゲート電極44、ドレイン電極46は、AlGaAs層28上に形成 されている。ソース電極42とゲート電極44は、領域30内に配置されており、ドレイ ン電極46は領域32内に配置されている。ソース電極42は、ソース領域28d上に形 成されており、ソース領域28dに対してオーミック接続されている。ドレイン電極46 は、ドレイン領域28e上に形成されており、ドレイン領域28eに対してオーミック接 続されている。ゲート電極44は、上層28c上に形成されており、上層28cに対して ショットキー接続されている。

【0032】

図1の左端の領域においては、半導体基板20にメサ構造50が形成されている。メサ 構造50では、GaAs層26上にA1GaAs層28が存在しておらず、GaAs層2 6が露出している。バックゲート電極48は、その露出しているGaAs層26の表面に 形成されている。バックゲート電極48の下部のGaAs層26内には、p型ドーパント を拡散させることで形成されたp型拡散領域26aが形成されている。バックゲート電極 48は、p型拡散領域26aに対してオーミック接続されている。バックゲート電極48 は、p型拡散領域26aと、その直下のGaAs層26を介して、2DHG25bと導通 している。 10

20



10

20

30

40

[0033]

次に、HEMT10の動作について説明する。HEMT10を動作させる際には、バッ クゲート電極48を、負電位に接続する。図2、3は、図1のA-A線(すなわち、ゲー ト電極44の直下)におけるバンドギャップ図を模式的に示している。図2は、バックゲ ート電極48をソース電極48と同電位とした状態を示しており、図3は、バックゲート 電極48を負電位に接続した状態を示している。なお、図2、3において、符号Efはフ ェルミレベルを示す。図2に示すように、バックゲート電極48をソース電極48と同電 位とした状態では、A1GaAs層28とGaAs層26の境界部の伝導帯に谷間が形成 され、その谷間に自由電子が溜まることで2DEG27bが形成されている。また、Ga A s 層 2 6 と A 1 G a A s 層 2 4 の境界部の価電子帯に谷間が形成され、その谷間にホー ルが溜まることで2DHG25bが形成されている。バックゲート電極48が負電位に接 続されると、A1GaAs層24側のバンドが上側にシフトし、その結果、2DEG27 bが存在する谷間、及び、2DHG25bが存在する谷間が狭くなる。これによって、2 DEG27b内のキャリア濃度、及び、2DHG25b内のキャリア濃度が低下する。バ ックゲート電極48の電位をさらに下げると、2DEG27b(より詳細には、領域30 内の2DEG27b)が消失する。他方、本実施例では、2DHG25b内のホールの濃 度が2DEG27bの濃度よりも高いので、2DEG27bが消失するときのバックゲー ト電極48の電位では、2DHG25bは消失しない。このため、バックゲート電極48 を介して2DHG25bを負電位に接続することで、2DEG27bを消失させることが できる。本実施例では、バックゲート電極48は、ソース電極42よりも低い電位であっ て、領域30内の2DEG27bを消失させるのに十分な電位に接続される。 [0034]

また、HEMT10を動作させる際には、ドレイン電極46とソース電極42の間に、 ドレイン電極46が高電位となる電圧が印加される。ゲート電極44は、ゲート電圧を印 加しない状態(すなわち、ソース電極42以下の電位を印加した状態)とゲート電圧を印 加した状態(すなわち、ソース電極42よりも高い電位を印加した状態)の間で切り替え られる。ゲート電圧が印加されていない状態では、領域30内に2DEG27bが存在し ていないので、ドレイン電極46とソース電極42の間に電流は流れない。ゲート電圧が 印加されると、ゲート電極44からの電界によって領域30内のヘテロ接合27a近傍に 電子が引き寄せられて、領域30内に2DEG27bが形成される。これによって、HE MT10がオンし、ドレイン電極46からソース電極42に向かって電流が流れる。すな わち、ドレイン電極46から、ドレイン領域28e、2DEG27b、ソース領域28d を通って、ソース電極42に電流が流れる。このように、HEMT10では、ゲート電圧 が印加されていない状態では、領域30内に2DEG27bが存在しないようになってい る。これによって、ゲート閾値電圧が正の電位まで上昇されており、HEMT10のノー マリオフが実現されている。

【0035】

また、このHEMT10では、ゲート電極44の直下を含む領域30内のGaAs層2 6の厚みが薄く、ドレイン電極46側の電流経路を含む領域32内のGaAs層26の厚 みが厚い。これによって、領域30内に形成される2DEG27bと2DHG25bの間 の間隔W1が、領域32内に形成される2DEG27bと2DHG25bの間の間隔W2 よりも狭くなっている。この間隔が狭いほど、2DEG27bの濃度は低くなる。すなわ ち、HEMT10では、領域30内の2DEG27bの濃度が、領域32内の2DEG2 7bの濃度が低くなっている。ゲート電極44の直下を含む領域30内の2DEG2 7bの濃度が低くなっていることで、ゲート閾値電圧がより高められている。また、領域 32内の2DEG27bの濃度が高くなっていることで、領域32内の2DEG27b内 の移動度が高くなっている。これによって、HEMT10のオン電圧が低減されており、 HEMT10で生じる損失が抑制されている。

[0036]

また、HEMT10をオフさせている際には、ドレイン電極46とソース電極42の間 50

の印加電圧によって、半導体基板20内に局所的に高電界が印加される場合がある。この ように高電界が半導体基板20に印加されると、高電界が印加された領域に電子とホール が生成される。このように発生した電子とホールが半導体基板20内に長時間滞在すると アバランシェ現象が生じ、問題となる。しかしながら、実施例1のHEMT10では、 2 D H G 2 5 b がバックゲート電極 4 8 を介して負電位に接続されている。このため、半 導体基板20内で発生したホールは、瞬時に、2DHG25bを介してバックゲート電極 48に排出される。また、電子は移動度が高いため、瞬時に、領域32内の2DEG27 b等を通ってドレイン電極46に排出される。このように、高電界により生じた電子とホ ールが瞬時に半導体基板20の外部に排出されるため、HEMT10はアバランシェ耐量 が高い。

(11)

[0037]

次に、実施例1のHEMT10の製造方法について説明する。まず、絶縁性のGaAs 基板22を準備する。次に、GaAs基板22の上面をエッチング等により加工すること で、段差22aを形成する。次に、MBE法等により、GaAs基板22上に、下層24 a(i型のA1GaAs層:厚み約400nm)、高ドーパント層24b(Beがドープ された A 1 G a A s 層:厚み約 5 n m)、上層 2 4 c (i 型の A 1 G a A s 層:厚み約 5 nm)、GaAs層26(i型のGaAs層:厚み約600nm)、下層28a(i型の A1GaAs層:厚み約5nm)、高ドーパント層28b(GeがドープされたA1Ga A s 層:厚み約5 n m)、及び、上層2 8 c (i 型のA l G a A s 層:厚み約400 n m)を順に積層する。このように各層を形成することで、ヘテロ接合25a、27aが形成 される。また、熱平衡状態では、高ドーパント層24bからホールが放出され、放出され たホールがヘテロ接合25a近傍に集まり、2DHG25bが形成される。また、熱平衡 状態では、高ドーパント層28bから電子が放出され、放出された電子がヘテロ接合27 a 近傍に集まり、2DEG27bが形成される。なお、GaAs層26を形成する際には 、GaAs層26を成長させたのちに、その表面をエッチバック等することによって、G a A s 層 2 6 の表面を平坦化する。また、各層を形成する際には、 2 D E G 2 7 b の濃度 が2DHG25bの濃度よりも低くなるように、各層の厚みやドーパント濃度を調節する

[0038]

次に、半導体基板20の一部をエッチングすることで、メサ構造50を形成する。次に 、Zn含有Au層を蒸着し、その後パターニングすることで、バックゲート電極48を形 成する。次に、Ge含有Au層を蒸着し、その後パターニングすることで、ソース電極4 2とドレイン電極46を形成する。次に、半導体基板20を熱処理することで、バックゲ ート電極48中のZn、及び、ソース電極42とドレイン電極46中のGeを半導体基板 20中に拡散させる。これによって、 p 型拡散領域 26 a、ソース領域 28 d、及び、ド レイン領域28eを形成する。すなわち、バックゲート電極48、ソース電極42、及び 、ドレイン電極46を半導体基板20にオーミック接続させる。次に、A1層を蒸着し、 その後パターニングすることで、ゲート電極44を形成する。これにより、ゲート電極4 4は半導体基板20に対してショットキー接続される。以上の工程により、HEMT10 を製造することができる。なお、上記の各パターニングは、通常のフォトリソグラフィと エッチングによって行うことができる。

[0039]

次に、他の実施例に係るHEMTについて説明する。なお、以下の説明においては、他 の実施例のHEMTのうち、実施例1のHEMT10に対応する構成要素に対しては実施 例1と同じ参照番号を用いる。また、実施例1と共通の構成については説明を省略する。 【実施例2】

[0040]

図 4 に示す実施例 2 の H E M T 2 0 0 では、G a A s 基板 2 2 の 上面が平坦である。ま た、A1GaAs層24の上面に段差24dが形成されている。段差24dは、ゲート電 極44とドレイン電極46の間の位置に形成されている。段差24dよりもゲート電極4 10

20

4 及びソース電極42 側の領域30 ではA1GaAs層24 dの厚みが厚く、段差24 d よりもドレイン電極46 側の領域32 ではA1GaAs層24 dの厚みが薄い。実施例2 のHEMT200のその他の構成は、実施例1のHEMT10と略等しい。 【0041】

実施例2のHEMT200のように、GaAs基板22の上面を平坦とし、AlGaA s層24の厚みを変化させることでも、AlGaAs層24の上面に段差24dを形成す ることができる。これによって、領域30内における2DEG27bと2DHG25bの 間の間隔W1を、領域32内における2DEG27bと2DHG25bの間の間隔W2よ りも狭くすることができる。すなわち、領域30内の2DEG27bの濃度を、領域32 内の2DEG27bの濃度よりも低くすることができる。

【0042】

また、2 D H G 2 5 b には、A 1 G a A s 層 2 4 からホールが供給される。領域3 0 内 では、領域3 2 内よりもA 1 G a A s 層 2 4 の厚みが厚い。このため、領域3 0 内では、 領域3 2 内よりも2 D H G 2 5 b に多くのホールが供給される。このため、領域3 0 内の 2 D H G 2 5 b の濃度は、領域3 2 内の2 D H G 2 5 b の濃度よりも高い。2 D E G 2 7 b の濃度は、対向する2 D H G 2 5 b の濃度が高いほど、低くなる。すなわち、H E M T 2 0 0 では、2 D H G 2 5 b の濃度分布の影響によっても、領域3 0 内の2 D E G 2 7 b の濃度が、領域3 2 内の2 D E G 2 7 b の濃度よりも低くなっている。このような構成に よれば、ドレイン電極4 6 側の2 D E G 2 7 b の濃度を高濃度に維持したまま、ゲート電 極4 4 の直下における2 D E G 2 7 b の濃度をより効果的に低減することができる。これ によって、オン電圧が低く、ゲート閾値電圧が高いH E M T をより容易に実現することが できる。

20

30

10

【実施例3】

【0043】

図5に示す実施例3のHEMT300では、GaAs基板22の上面に段差322aが 形成されている。段差322aは、ゲート電極44とドレイン電極46の間の位置に形成 されている。他方、A1GaAs層24の上面は平坦である。すなわち、A1GaAs層 24の厚みは、段差322aよりもゲート電極44及びソース電極42側の領域330で 厚く、段差322aよりもドレイン電極46側の領域332で薄い。また、GaAs層2 6の厚みは、ソース電極42とドレイン電極46の間で略一定である。すなわち、HEM T 300では、2DEG27bと2DHG25bの間の間隔が略一定である。 【0044】

実施例3のHEMT300の構成によれば、領域330内では、領域332内よりもA 1GaAs層24の厚みが厚いため、領域330内の2DHG25bの濃度が、領域33 2内の2DHG25bの濃度よりも高い。このため、領域330内の2DEG27bの濃 度が、領域332内の2DEG27bの濃度よりも低い。したがって、ドレイン電極46 側の2DEG27bの濃度を高濃度に維持したまま、ゲート電極44の直下における2D EG27bの濃度が低減されている。これによって、オン電圧が低く、ゲート閾値電圧が 高いHEMTが実現されている。

【実施例4】

【0045】

図6に示す実施例4のHEMT400では、GaAs基板22の上面が平坦である。ま た、ドレイン電極46とソース電極42の間で、A1GaAs層24の厚みは略一定であ る。HEMT400では、A1GaAs層24内の高ドーパント層24b内のドーパント 濃度が、位置によって異なる。図6に示すドーパント濃度の境界部422aよりもゲート 電極44及びソース電極42側の領域430では、境界部422aよりもドレイン電極4 6側の領域432よりもドーパント濃度が高い。このため、領域430内の2DHG25 bの濃度は、領域432内の2DHG25bの濃度よりも高い。したがって、領域430 内の2DEG27bの濃度が、領域432内の2DEG27bの濃度よりも低い。すなわ ち、ドレイン電極46側の2DEG27bの濃度を高濃度に維持したまま、ゲート電極4

50

4の直下における2DEG27bの濃度が低減されている。これによって、オン電圧が低 く、ゲート閾値電圧が高いHEMTが実現されている。

【実施例5】

【0046】

図7に示す実施例5のHEMT500では、GaAs基板22の上面が平坦である。また、ドレイン電極46とソース電極42の間で、AlGaAs層24の厚みは略一定である。さらに、AlGaAs層24内の高ドーパント層24b内のドーパント濃度は、略一定である。したがって、2DHG25bの濃度は位置によらず略一定である。このため、 2DEG27bの濃度も位置によらず略一定である。以上のように2DEG27bの濃度が略一定であっても、2DEG27bに対向する2DHG25bが存在していれば、HEMT500の使用時に2DHG25b(すなわち、バックゲート電極48)に負電位を印加することで、2DHG25bの濃度を低下させることができる。また、2DHG25b の濃度が2DEG27bの濃度より高いので、HEMT500のゲート閾値電圧をプラス (すなわち、ソース電極42よりも高い電位)まで上昇させることができる。これによって、HEMT500のノーマリオフ化が実現されている。

【実施例6】 【0047】

図 8 に示す実施例 6 の H E M T 6 0 0 では、実施例 5 の H E M T 5 0 0 と 同様に、G a As基板22、A1GaAs層24、及びGaAs層26が略一定の厚さを有している。 このHEMT600では、ドレイン電極46の下側のn型拡散層(すなわち、ドレイン領 域 2 8 e)、及び、ソース電極 4 2 の下側の n 型拡散層(すなわち、ソース領域 2 8 d) がGaAs層26(2DHG25bよりも浅い位置)まで伸びている。また、このHEM T600では、メサ構造50が半導体基板20に形成されていない。代わりに、A1Ga A s 層 2 8 の上面から G a A s 層 2 6 の 2 D H G 2 5 b まで伸びる p 型拡散領域 6 4 8 が 形成されている。ソース電極42は、p型拡散領域648の上面も覆っており、p型拡散 領域648に対してオーミック接続されている。2DHG25bは、p型拡散領域648 を介してソース電極42と接続されている。言い換えると、このHEMT600では、ソ ース電極42がバックゲート電極を兼ねている。したがって、2DHG25bの電位は、 ソース電極42と略等しい。このように2DHG25bをソース電極42と短絡させても 、2DHG25b及び2DEG27bの濃度及び位置関係を適切に調節することで、ゲー ト閾値電圧を十分に高めることができる。これによって、HEMT600のノーマリオフ 化を実現することができる。また、このようにソース電極42とバックゲート電極を共通 化することで、メサ構造を形成する必要がなくなる。A1GaAs層28の表面が平坦と なるため、このHEMT600は、効率よく製造することが可能である。 [0048]

以上、実施例1~6のHEMTについて説明した。なお、実施例6のようにバックゲート電極とソース電極を共通化する構成を、実施例1~5のHEMTに適用してもよい。または、実施例1~5のHEMTにおいて、バックゲート電極48とソース電極42とを短絡させてもよい。また、実施例1~5に示したものよりも、バックゲート電極48をソース電極42等のHEMTの主構造から離れた位置に設けてもよい。2DHG25bの移動度が高いので、バックゲート電極48を主構造から離れた位置に設けても、HEMTを適切に動作させることができる。

【0049】

なお、実施例1~6では、上述したように、2DEG27bの濃度及び2DHG25b の濃度を最適化することが好ましい。また、いくつかの実施例では、位置によって2DE G及び2DHGの濃度が異なる。各位置における2DEG27bの濃度は、以下の計算式 により表すことができる。 10

20



【数5】

$$Ne = \frac{\varepsilon_2}{\varepsilon_1} Nd - \frac{\varepsilon_2}{e} \left(\frac{\frac{1}{2}Eg_1 - \Delta Ec_1}{Wt} \right) - \frac{\varepsilon_2}{e} \left(\frac{Eg_2 - Va}{Wc} \right)$$

上記数5において、Eg1はAlGaAs層28のバンドギャップエネルギーである。 Eg2はGaAs層26のバンドギャップエネルギーである。1はAlGaAs層28 の誘電率である。2はGaAs層26の誘電率である。WtはAlGaAs層28の厚 みである。WcはGaAs層26の厚みである。Ec1はヘテロ接合27aにおける伝 導帯側のバンドオフセット(図2参照)である。Ndは高ドーパント層28bにおけるプ ラス電荷の空間電荷濃度である。Vaはバックゲート電極48(すなわち、2DHG)の ソース電極42に対する電位である。eは電気素量(1.602×10⁻¹⁹クーロン) である。なお、バックゲート電極48とソース電極42が共通化(短絡)されている場合 には、電位Vaは0Vである。また、各位置における2DHG25bの濃度Nhは、以下 の計算式により表すことができる。

【数6】

$$Nh = \frac{\varepsilon_2}{\varepsilon_3} Na - \frac{\varepsilon_2}{e} \left(\frac{\frac{1}{2}Eg_3 - \Delta Ev_2}{Wb} \right) - \frac{\varepsilon_2}{e} \left(\frac{Eg_2 - Va}{Wc} \right)$$

上記数6において、Eg 3 はA1GaAs層24のバンドギャップエネルギーである。 Eg 2 はGaAs層26のバンドギャップエネルギーである。 3 はA1GaAs層24 の誘電率である。 2 はGaAs層26の誘電率である。WbはA1GaAs層24の厚 みである。WcはGaAs層26の厚みである。 Ev 2 はヘテロ接合25aにおける価 電子帯側のバンドオフセット(図2参照)である。Naは高ドーパント層24bにおける マイナス電荷の空間電荷濃度である。Vaはバックゲート電極48(すなわち、2DHG)のソース電極42に対する電位である。eは電気素量(1.602×10⁻¹⁹/0-0 ン)である。

【0050】

なお、HEMTをノーマリオフ化する場合には、上述した計算式により算出されるNe 及びNhが、Ne < Nhの関係を満たす必要がある。しかしながら、ノーマリオフ化させ ない場合にはこの関係は必須ではない。Ne > Nhの場合であっても、実施例1~4の構 成によれば、ゲート電極44の下側で2DEG27bの濃度が低く、その他の領域の少な くとも一部における2DEG27bの濃度が高くなることから、ゲート閾値電位を比較的 高くするとともに、HEMTのオン電圧を低減することができる。

【0051】

また、実施例1~6では、2DEGが半導体基板20の表面側に位置し、2DHGが半 導体基板20の深い側に位置していた。しかしながら、2DHGが半導体基板20の表面 40 側に位置し、2DEGが半導体基板20の深い側に位置していてもよい。この場合、2D HGがドレイン電極46とソース電極42の間の電流経路となり、2DEGがバックゲー ト電極に接続される。

[0052]

また、実施例1~4のHEMTでは、ゲート電極44の下側とゲート電極44よりもソ ース電極42側の領域で2DEG27bの濃度が低くなっており、ゲート電極44よりも ドレイン電極46側の領域で2DEG27bの濃度が高くなっていた。しかしながら、少 なくともゲート電極44の下側の領域で2DEG27bの濃度が低くなっており、その他 の領域の少なくとも一部で2DEG27bの濃度が高くなっていれば、2DEG27bの 濃度はどのように分布していてもよい。例えば、ゲート電極44よりもソース電極42側 10

20

の領域とゲート電極44よりもドレイン電極46側の領域の両方で、2DEG27bの濃 度が高くなっていてもよい。また、例えば、ゲート電極44よりもソース電極42側の領 域でのみ、2DEG27bの濃度が高くなっていてもよい。上記のように2DEG27b の濃度を分布させるために、GaAs層26の各位置における厚み、A1GaAs層24 の各位置における厚み、及び、高ドーパント層24bの各位置におけるドーパント濃度を 調節することができる。

[0053]

また、実施例1~6のHEMTは、変調ドープによって形成された高ドーパント層24 b 及び 2 8 b を有していた。しかしながら、各層の材料及び面方位を選択することで自発 分極またはピエゾ分極により2DEGと2DHGを発生させることができる場合には、高 ドーパント層24b及び28bは形成されていなくてもよい。この場合、2DEG及び2 DHGに沿って、分極によって生じた電荷が存在する層が形成される。 [0054]

また、実施例1~6のHEMTでは、AlGaAs層28の上面が略平坦であった。し かしながら、図9に示すように、A1GaAs層28の上面に溝702が形成されており 、溝702内にゲート電極44が形成されていてもよい。このようにゲート電極44の下 側のA1GaAs層28を薄くすることで、ゲート電極44の下側の2DEG27bの濃 度をさらに低くすることができる。これによって、HEMTのゲート閾値電圧をさらに上 昇させることができる。

[0055]

また、実施例1~6のHEMTでは、ゲート電極44がA1GaAs層28に対してシ ョットキー接続されていた。しかしながら、図10に示すように、ゲート電極44とA1 GaAs層28の間に、A1,O₃からなる絶縁層704を設けてもよい。また、ゲート 電極44は、金属であってもよいし、p-GaAs等の半導体であってもよい。このよう な構成でも、ゲート電極44により適切にスイッチングを行うことができる。このように 、本明細書に記載のHEMTでは、2DHG25bの電位、濃度、または、位置によって 2 D E G 2 7 b の濃度を制御できるので、さまざまなタイプのゲート電極 4 4 を採用する ことができる。

[0056]

30 また、実施例1~6のようにソース電極42とドレイン電極46がA1GaAs層28 に接触していてもよいし、他の導電層を介してソース電極42とドレイン電極46がA1 GaAs層28に接続されていてもよい。

[0057]

また、上述した実施例1~6では、基板22が絶縁性のGaAsにより構成されていた 。しかしながら、基板22は、Siやサファイア等、結晶材料を汚染しない材料であれば 、何でもよい。

[0058]

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を 限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさま ざまに変形、変更したものが含まれる。

40

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって 技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるもので はない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであ り、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】 [0059] 10:HEMT 20:半導体基板 22:GaAs基板

2 2 a : 段差

10

(16)

24:A1GaAs層 2 4 a : 下層 24b:高ドーパント層 2 4 c : 上層 2 4 d : 段差 25a:ヘテロ接合 25b:2DHG 26:GaAs層 2 6 a : p 型 拡散 領 域 27a:ヘテロ接合 27b:2DEG 28:A1GaAs層 28a:下層 28b:高ドーパント層 28c:上層 28d:ソース領域 28e:ドレイン領域 30:領域 32:領域 42:ソース電極 44:ゲート電極 46:ドレイン電極 48:バックゲート電極 50:メサ構造 648:p型拡散層 702:溝 704:絶縁層

10





【図2】

(17)



【図3】

















【図8】



【図9】





フロントページの続き

(72)発明者 榊 裕之愛知県名古屋市天白区久方2丁目12番地1 豊田工業大学内

審査官 綿引 隆

- (56)参考文献 特開2007-103451(JP,A) 特開2013-201189(JP,A) 国際公開第2013/190997(WO,A1)
- (58)調査した分野(Int.CI., DB名) H01L 21/335-338 H01L 29/778-812